Laporan Akhir 2 Modul 2

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Hardware

3. Rangkaian Percobaan

4. Prinsip Kerja

5. Video

6. Analisa

7. Link Download

1. Jurnal [Kembali] 

 

 
2. Hardware [Kembali]

1. Panel DL 2203C.

2. Panel DL 2203D.

3. Panel DL 2203S.

            4. Jumper. 

 

 

 

 

 

            5.  IC 74LS112A (JK filp flop)

 

 

            

            6.   ic 7474 (D Flip Flop)

 

 

        

           7. Switch (SW-SPDT)

 

 

 

 

             

           8. Power Supply

 

 

 

            

           9. Logicprobe

3. Rangkaian Percobaan [Kembali]

 

 

Gambar rangkaian saat di proteus

 

 

Gambar rangkaian saat di de lorenzo

 

 

4. Prinsip Kerja [Kembali]

 

Pada rangkaian T Flip-Flop ini sesuai dengan kodisi yang dipilih yaitu input masukan pada R berlogika 0 dan S berlogika 1, maka pada rangkaian ini yang aktif adalah R-S Flip-Flop dimana outputnya adalah sesuai dengan output percobaan yang sebelumnya, karena pada R-S Flip-Flop ketika input R berlogika 0 dan S berlogika 1 maka output yang dihasilkan dalam kondisi set, dimana untuk J-K itu sendiri sama sama berlogika 1, maka disebut kondisi togel, artinya keadaan berlawanan, maka output yang dihasilkan pada percobaan kami yaitu pada Q  berlogika 0, dan output pada Q’ berlogika 1, maka percobaan kami ialah dalam kondisi  reset. 

 

5. Video [Kembali]

 

 

6. Analisa [Kembali]

 

                         

 

 

7. Link Download [Kembali]

Link HTML                   Download 

Link Video Simulasi      Download

Rangkaian Simulasi       Download

Datasheet ic74LS112A   Download